计算机组成原理 - 考试真题 | 原创，AI翻译

Home 2025.02

2022年4月全国高等教育自学考试

计算机组成原理

(课程代码 02318)

注意事项:

  1. 本试卷分为两部分，第一部分为选择题，第二部分为非选择题。
  2. 应考者必须按试题顺序在答题卡（纸）指定位置上作答，答在试卷上无效。
  3. 填涂部分、画图部分必须使用2B铅笔，书写部分必须使用黑色字迹签字笔。

第一部分 选择题

一、单项选择题：本大题共10小题，每小题1分，共10分。

  1. 下列选项用来描述计算机浮点操作速度的是
    • A. CPI
    • B. MIPS
    • C. MFLOPS
    • D. 时钟频率
  2. 在IEEE754单精度（32位）浮点数表示格式中，用移码表示的阶码的偏置常数为
    • A. 127
    • B. 128
    • C. 255
    • D. 256
  3. 在计算机中，浮点数加减运算的对阶操作是
    • A. 将阶码小的数的阶码调大，尾数右移。
    • B. 将阶码小的数的阶码调大，尾数左移。
    • C. 将阶码大的数的阶码调小，尾数左移。
    • D. 将阶码大的数的阶码调小，尾数右移。
  4. 8位二进制补码定点整数表示的数值范围是
    • A. $-128<X<128$
    • B. $-128<X \leqslant 128$
    • C. $-128 \leqslant X \leqslant 127$
    • D. $-128 \leqslant X \leqslant 128$
  5. 两个n位补码数相加，$\mathrm{C}{n}$和$\mathrm{C}{n-1}$分别是最高位和次高位产生的进位位，则产生溢出的逻辑表达式是
    • A. $\mathrm{OF}=\mathrm{C}_{n}$
    • B. $\mathrm{OF}=\mathrm{C}{n}+\mathrm{C}{n-1}$
    • C. $\mathrm{OF}=\mathrm{C}{n} \oplus \mathrm{C}{n-1}$
    • D. $\mathrm{OF}=\mathrm{C}{n}-\mathrm{C}{n-1}$
  6. 指令中提供一个寄存器编号和一个常数，若操作数地址等于寄存器内容与常数之和，则操作数的寻址方式是
    • A. 直接寻址
    • B. 寄存器寻址
    • C. 偏移寻址
    • D. 间接寻址
  7. 下列描述最符合RISC计算机的是
    • A. 指令寻址方式丰富，绝大多数指令能访问存储器。
    • B. 只有少数指令可以访问存储器。
    • C. 指令系统中指令数量众多。
    • D. 指令系统中指令长度可变。
  8. 在采用微程序控制器的计算机中，微程序存放在
    • A. 堆栈
    • B. 主存储器
    • C. CPU
    • D. 磁盘
  9. Cache存储器一般采用
    • A. 动态存储器
    • B. 静态存储器
    • C. 只读存储器
    • D. 非易失性存储器
  10. 中断响应过程中，保护断点指的是
    • A. 将CPU中各通用寄存器的内容压入堆栈。
    • B. 将程序计数器PC的内容压入堆栈。
    • C. 将CPU中指令寄存器的内容压入堆栈。
    • D. 将寄存器SP的内容压入堆栈。

第二部分 非选择题

二、填空题：本大题共15空，每空1分，共15分。

  1. 在电子数字计算机的发展过程中，每个时代都有其代表性的电子器件，第一代采用电子管，第二代采用____，从第三代开始主要器件是__。

  2. 主机对外围端口的编址方式分为____和__。

  3. 主存与Cache的地址映像方式有____方式、全相联映像方式和____方式。

  4. 常用的输入/输出传送控制方式有直接程序传送方式、__方式和____方式。

  5. MIPS指令系统中的指令格式分为____型、____型和I型。

  6. IEEE754单精度浮点数用二进制表示时，阶码的长度为____位，尾数的长度为____位。

  7. Intel将外部中断分为____中断和____中断。

  8. 磁盘存储设备的平均访问时间主要包括寻道时间、___时间和数据传输时间。

三、名词解释题：本大题共5小题，每小题3分，共15分。

  1. （计算机）字长
  2. 奇偶校验码
  3. 寄存器间接寻址
  4. 程序状态字寄存器（PSW）
  5. 随机访问存储器（RAM）

四、简答题：本大题共4小题，每小题5分，共20分。

  1. 现代计算机系统中有操作系统、应用程序、计算机硬件、语言处理系统、指令集体系结构等软硬件，画出它们之间层次关系的示意图。

  2. 简述运算器中利用加法器实现补码减法运算的方法，并画出实现电路示意图（说明：加法器视为整体部件，不需画出其内部具体实现）。

  3. 简述微程序控制器中机器指令、微程序、微指令、微命令、微操作之间的对应关系。

  4. 什么是动态存储器刷新？刷新周期的安排方式有哪几种？

五、计算题：本大题共3小题，每小题6分，共18分。

  1. 某IEEE754单精度浮点数的机器数为41A50000H，将其转换为十进制表示的实数。

  2. 用8位二进制补码计算” -115 - ( -100 ) “，运算结果用补码表示，并分别指出运算后的标志位SF、CF、OF、ZF的值。

  3. 某高级语言程序经编译后生成一个可执行的指令序列，在时钟频率为1GHz的机器上运行。该目标指令序列所用到的指令类型有A、B、C、D四类。四类指令在机器上的CPI及各类指令的条数如下表所示。

指令类型 A B C D
各类指令的CPI 1 2 3 4
各类指令的条数 4 5 2 3

问该程序的CPI是多少？执行时间是多少ns？计算结果保留一位小数。

六、综合应用题：本大题共2小题，第31小题12分，第32小题10分，共22分。

  1. 某计算机字长16位，采用16位定长指令字格式，部分数据通路结构如题31图所示。假设MAR的输出一直处于使能状态。对于指令SUBR1,(R2)，请回答下列两个问题。

(1) 执行阶段需要多少个时钟周期？ (2) 每个时钟周期的功能是什么？需要哪些有效控制信号？

注：该指令功能为：R[R1] ← R[R1] - M[R[R2]]

  1. 假定主存与Cache之间采用4路组相联映射方式，数据块大小为512字节，Cache数据区容量为32 k字节，主存空间大小为1 M字节，按字节编址。问：

(1) 主存地址划分为哪几个部分？每个部分各占几位地址？ (2) 该Cache的总容量有多少位？（包含有效位V）

2022年4月全国高等教育自学考试计算机组成原理试题答案及评分参考

(课程代码 02318)

一、单项选择题：本大题共10小题，每小题1分，共10分。

  1. C
  2. A
  3. A
  4. C
  5. C
  6. C
  7. B
  8. C
  9. B
  10. B

二、填空题：本大题共15空，每空1分，共15分。

  1. 晶体管，集成电路
  2. 外围设备单独编址，外围设备统一编址
  3. 直接映像，组相联映像
  4. 中断传送方式，DMA传送方式
  5. R，I
  6. 8，23
  7. 可屏蔽，非可屏蔽
  8. 旋转等待

三、名词解释题：本大题共5小题，每小题3分，共15分。

  1. 答：指计算机一次运算所能处理的基本二进制数字的数目。如16位、32位、64位。
  2. 答：在有效数据位之外增加一个奇偶校验位，使得总编码中”1”的个数为奇数或偶数。
  3. 答：指令中给出的地址码是一个寄存器编号，该寄存器中存放的是操作数的有效地址。
  4. 答：记录当前程序的运行状态，并指明程序的工作方式。
  5. 答：按地址访问存储器单元，每个存储器单元的访问时间是一个常数，与地址大小无关。

四、简答题：本大题共4小题，每小题5分，共20分。

  1. 答：这五个部分的层次结构图如下：
应用程序
语言处理系统
操作系统
指令集体系结构
计算机硬件

评分说明：每部分1分，图形表示可任意，只要能说明各部分之间的层次关系即认为正确。

  1. 答：根据补码运算的基本原理：$[\mathrm{A}-\mathrm{B}]{\text{补}}=[\mathrm{A}]{\text{补}}+$ 逻辑非($[\mathrm{B}]_{\text{补}}$) （2分） 逻辑非([-B]补)即将[B]补按位取反并在最低位加1，加1通过将加法器最低位进位Cin置1实现。（1分）

  2. 答：一条机器指令对应一段微程序（2分），一段微程序由多条微指令构成（1分），一条微指令一般产生多个微命令（1分），一个微命令一般对应一个微操作（1分）。

  3. 答：由于动态存储器依靠电容存储信息，而电容容量有限且存在漏电，不能长时间保持电荷。为了确保存储信息不丢失，必须定时地在一定时间间隔内对电容进行电荷补充，这就是动态存储器的刷新。（2分） 刷新周期安排方式有集中刷新（1分）、分散刷新（1分）和异步刷新（1分）。

五、计算题：本大题共3小题，每小题6分，共18分。

  1. 解：$41 \mathrm{~A} 50000 \mathrm{H}=01000001101001010000000000000000 \mathrm{~B}(1$ 分 $)$ 按照IEEE754单精度浮点数格式： 符号位 $\mathrm{s}=0$，实数为正数，尾数小数部分 $\mathrm{f}=(0.0100101) 2 (1$ 分 $)$ 阶码 $\mathrm{e}=(\mathrm{1} 0000011) 2=(\mathrm{131}) 10(1$ 分 $)$ ，恢复后的阶码为 $\mathrm{e}-127=131-127=4$ （1分），故该浮点数为： $(1.0100101) 2 \times 2^{4}=(10100.101) 2=20.625$ （2分）

  2. 解：$[-115]{补}=10001101 \mathrm{~B},[-100]{补}=10011100 \mathrm{~B}, \quad[100]{补}=01100100 \mathrm{~B}$ $[-115]{补}-[-100]{补}=[-115]{补}+[100]_{补}=10001101 \mathrm{~B}+01100100 \mathrm{~B}=11110001 \mathrm{~B}(3$ 分 $)$ $\mathrm{SF}=1$ （1分），$\mathrm{CF}=1$ （1分），$\mathrm{OF}=0$ （1分）

  3. 解：程序共有14条指令，包含的时钟周期数为 $4 \times 1+5 \times 2+2 \times 3+3 \times 4=32$

    CPI为 $32 / 14=2.3$ （3分） 执行时间为 $32 / 1 \mathrm{G}=32.0 \mathrm{~ns}$ （3分）

六、综合应用题：本大题共2小题，第31小题12分，第32小题10分，共22分。

  1. 答： (1) 需要4或5个时钟周期 （2分） (2) 控制信号功能 R2out, MARin MAR ← (R2) MemR MDR ← M(MAR) $(\begin{array}{ll}2 & 2\end{array})$ R1out, Yin Y ← (R1) MDRout,AND Z ← Y - (MDR) $(\begin{array}{ll}2 & 2\end{array})$ Zout, R1in R1 ← (Z) （2分） 其中，第2、3行可在一个时钟周期内完成或各占一个时钟周期。

  2. 答：(1) 主存空间1 M字节 $=2^{20}$ 字节，故主存地址为20位，Cache有 $32 \mathrm{~kB} / 512 \mathrm{~B}=64$ 行，每4行在1组，共有 $64 / 4=16$ 组，故组号需4位表示。 主存地址划分为块内地址、组号和标记三部分（2分），三部分分别为： 块内地址9位：$\mathrm{A}{8} \sim \mathrm{A}{0} \quad(2$ 分 $)$ Cache组号4位：$\mathrm{A}{12} \sim \mathrm{A}{9} \quad(2$ 分 $)$ 标记 $20-9-4=7$ 位：$\mathrm{A}{19} \sim \mathrm{A}{13} \quad(2$ 分 $)$ (2) Cache总容量 $=32 \mathrm{~KB}+(7+1) \times 64=32 \mathrm{~KB}+64 \mathrm{~B}=32832 \mathrm{~B}=262656$ 位（2分）

Back Donate