硅晶圆与芯片制造 | AI生成和翻译
问题： 在芯片制造中，什么是晶圆？
答案：
晶圆是超纯单晶硅制成的薄圆形切片，作为制造集成电路的基底。它就像一块”画布”——从M2芯片的核心到MI300X的计算核心，你所使用过的每一颗芯片（die）最初都是晶圆上的一个区域。
从沙子到晶圆（基本原理）：
-
提纯——石英砂（SiO₂）被还原为冶金级硅，再通过西门子法精炼为电子级硅：纯度达99.9999999%（”9N”）。杂质浓度至关重要，因为每十亿个原子中哪怕混入一个外来原子，都会改变载流子浓度，而晶体管的行为完全依赖于受控的掺杂。
-
晶体生长（切克劳斯基法）——多晶硅在约1,414°C的石英坩埚中熔化。将一颗小籽晶浸入其中，并缓慢向上旋转提拉。原子按照籽晶的晶格取向在其上凝固，生长成一根长达约2米的单晶圆柱体（晶锭）。单晶至关重要：多晶硅中的晶界会散射载流子，严重损害晶体管性能。
-
切割——晶锭用金刚石线锯切割成约775微米厚的晶圆（针对300毫米晶圆），然后经过研磨、抛光、蚀刻和抛光处理，达到原子级别的平整度。表面粗糙度必须控制在亚纳米级别，因为你即将在其上刻画出仅有几纳米宽的精细结构。
尺寸： 目前业界标准为300毫米（12英寸）直径；较老的晶圆厂使用200毫米。向450毫米的推进因成本问题而停滞。更大的晶圆 = 每块晶圆上可切割出更多芯片 = 单颗芯片成本更低，因为大多数加工步骤（光刻曝光除外）的成本大致按晶圆数量计算，与芯片数量无关。
芯片如何从晶圆上产出： 通过数百道制造工序——沉积、光刻、蚀刻、离子注入、化学机械抛光——同时在整块晶圆上构建晶体管和15层以上的金属互连层。步进式光刻机/极紫外光刻机一次只曝光一个掩模区域（最大约26×33毫米），步进式扫过整个晶圆。随后，芯片需经过测试（晶圆探针测试），晶圆被切割分离，合格的芯片再进行封装。
作为关注GPU供应的人，你应该了解的经济学原理：
import math
def 每片晶圆芯片数(芯片宽毫米, 芯片高毫米, 晶圆直径毫米=300, 划片槽=0.1):
# 考虑边缘损耗的标准估算
芯片面积 = (芯片宽毫米 + 划片槽) * (芯片高毫米 + 划片槽)
半径 = 晶圆直径毫米 / 2
return int(math.pi * 半径**2 / 芯片面积 - math.pi * 晶圆直径毫米 / math.sqrt(2 * 芯片面积))
def 良率(芯片面积平方厘米, 缺陷密度=0.1):
# 墨菲/泊松模型：D0单位为每平方厘米缺陷数
return math.exp(-缺陷密度 * 芯片面积平方厘米)
# H100级芯片：约814平方毫米（接近掩模版极限）
宽, 高 = 26.0, 31.3
芯片数量 = 每片晶圆芯片数(宽, 高)
良率值 = 良率(宽 * 高 / 100, 缺陷密度=0.1)
print(f"每片晶圆芯片数：{芯片数量}，良率：{良率值:.1%}，合格芯片数：{int(芯片数量*良率值)}")
# 每片晶圆芯片数：约60，良率：约44%，合格芯片数：约26
这就是为什么巨大的单片式芯片极其昂贵——良率随面积呈指数级衰减——也是你的MI300X采用芯粒设计的原因：AMD制造了8个较小的XCD计算芯粒（台积电N5工艺）加上I/O芯粒（N6工艺），并通过3D封装技术将它们拼接在一起。小芯片 → 单颗芯片良率高 → 筛选出坏片即可，无需直接报废一块800平方毫米的庞然大物。
缺陷密度（D0）这一个数值就基本决定了某个制程工艺是否经济可行，这就是为什么”台积电N3良率”的新闻标题足以撼动市场。